+

Вот же, неделю назад выходил: ukposts.info/have/v-deo/j6FegoCMhYxl2mw.html

А что знать-то, тут информации для простого пользователя на пять минут. Кэш представляет собой память с рандомным доступом, состоящий из набора записей (ячеек), где каждая из них ассоциирована с блоком основной памяти и является его полной копией, каждой такой ячейки присваивается "тэг" или адрес, как многие привыкли, если запрашиваются данные, то в первую очередь конвейер их ищет в кэше, если они есть - происходит попадание в кэш, если нет - промах, и конвейер обращается к памяти с нижестоящей иерархией и производит запись нужного блока в ближайший кэш, на данный момент существует три основных уровня кэша. Уровни различаются плотностью записи информации, пропускной способностью и латентностью. Например, L3-кэш в среднем в 4 раза плотнее по записи L2, по площади его 2 Мб равны 512 КБ L2, а 64 КБ L1 будут на треть больше по транзисторному бюджету тех же 512 КБ L2, в каждом последующем уровне кэша хранится дублированная информация из предыдущего. L1 кэш делится на 2 вида - кэш инструкций, располагающийся во фронт-энде, связанный с BTB L1 предсказателя, очередью выборки и пулом предекода, по названию понятно что там хранятся инструкции и некоторое число мопов (более мелкие инструкции, включающие чуть меньший набор микроопераций), и кэш данных, соединённый с устройством LSU, а точнее с очередью загрузки, хранения и буфером ассоциативной трансляции адресов (каждому операнду нужно присвоить адрес соответствующей ячейки памяти в установленном порядке, из которых состоят кэши и ОЗУ, эту работу выполняют целочисленные пайплайны ALU, однако, в современных ядрах есть специальные устройства AGU, разгружающие число дробилку и работающие на целиком на нужды Load Store Unit, то есть они производят адресацию памяти независимо от домена микроопераций и работают в том числе на нужды FPU, не загружая целочисленный конвейер, однако, их порты запуска относят к целочисленным и регистровый файл у них общий, иногда могут быть и планировщики, но тут зависит от микроархитектуры, у Intel в Skylake вообще нет деления планировщика даже на целочисленный или вещественный; ещё работу по генерации адресов частично выполняют движки вроде Stack Engine и секвенсер микрокода), который нередко общий для уровней L1 и L2, тут хранятся данные конвейера, которые могут попадать либо в FPU, либо в L2, либо как операнды в регистровый целочисленный файл, из которого данный могут быть взяты для исполнения следующей микрооперации, либо попадут в буфер переупорядочивания и сменят домен, либо инструкция спишется как выполненная. Как уже должно было стать ясно - L1 кэш самый главный в конвейере, без него ядро не может функционировать (кстати, когда пишут, что ядро имеет 32 КБ L1 кэша, на самом деле имеется в виду, что его 64, так как указывается объём кэша инструкций по большей части, а кэш данных почти всегда симметричен ему, в иных же случаях пишут, например, 32+64, но никогда кэш инструкций не бывает больше кэша данных, это связано с особенностью работы этапа декодирования и функционирования конвейера в целом, данных получается либо столько же либо больше, если конвейер длинный и способен к исполнению многопоточного кода), также от величины и ассоциативности L1 зависит качество работы предсказателя ветвлений и эффективность конвейера в целом. L2 кэш намного медленнее L1, его латентность в циклах до 3 раз выше, в целом про него мало чего можно сказать, однако, он имеет всё ещё очень высокую пропускную способность всего на 35-40% ниже L1, иногда может работать напрямую с предсказателем в случае наличия дополнительного механизма, может иметь выделенные буферы ассоциативной трансляции данных и общий инструкций, если связан с устройством предсказателя, также может быть напрямую связан с очередью хранения LSU, однако, нередко в микроархитектурах он нон-инклюзивный, то есть, почти не связан с IP-блоками ядра и имеет доступ лишь к L1 и данные в нём не являются копией находящихся в L1, но в современных чипах, где есть L3, его более тесно интегрируют, хотя многие его ещё предпочитают отделять от понятия "ядро" и пишут о нём как об отдельном модуле на схемах "core + L2". L3-кэш полностью нон-инклюзивный, обыкновенно общий для нескольких ядер и его очень много, в нём не хранится копия данных из L2 и L1, но то что и в ОЗУ, то есть, информация отправляемая в L2 и L1 сразу же удаляется из L3 и замещается новой порцией данных из ОЗУ + через него связываются ядра друг с другом внутри объединения, имеет латентность до трёх-пяти раз выше, чем L2, и пропускную способность до 2 раз ниже, но он всё ещё в несколько раз быстрее самой шустрой ОЗУ, приблизительно настолько, насколько его быстрее L2. Кэш L1 появился в далёком 1967 году с разработкой IBM модели 85 серии IBM System/360, до него, существовали только регистры (их можно назвать L0-кэшем), первым процессором с L2 кэшем стал Pentium 3, ну а L3 кэш появился и вовсе лишь к концу 2003 года, войдя в состав процессоров Intel Pentium Extreme Edition. Помимо трёх уровней существует L0-кэш, записи которого относятся к планировщику и регистры, работающие со скоростью ALU, они значительно быстрее даже L1 кэша, так как обслуживают несколько устройств, также существует L4 кэш, которой используется в основном в серверных решениях и ЦОД, он имеет объём до 4 раз выше и до двух раз быстрее ОЗУ, обыкновенно расположен на дополнительном кристалле и связывается через шину, впервые появился в решениях IBM и процессорах Intel семейства Broadwell.

@@ntxprt2930 интересно, но много специальных терминов, известных тем, кто и так в теме. А так норм, делай видео.

@@MaximTsyba это не о том.

Это да. Сравнение процессоров странное. Сравнивает 4/8ядра, 32/14нм, 3.8/5.1МГц, ddr3/ddr4. Таким образом превосходство вообще должно быть в 6 раз, а на деле всего 4 раза.

Что вы несёте. Чел в видео: "нельзя судить о процессоре только по циферке мегагерц. Возьмём два проца с одинаковой (почти) частотой..." Гении в комментах: "не, ну так там ядер разно, и техпроцесс..." Ну так, о том и речь. И, кстати, количество ядер и техпроцесс это такие же циферки, как и частота, которые сами по себе ни о чём не говорят. Но вам то чо, вы же из таких, что будут угорать с кого-то: "ля, он проц по мегагерцам выбирает, дебил" а сами: "ооооо, 5 нанометров, вау". Ирония.

@@user-vu6hn4ul2i будьте внимательней. Претензия к выбору примера для иллюстрации прогресса процессоров. Он не самый удачный, тк сравнивают то что сравнивать неуместно

@@michailyorkov4707 почему неуместно? Частота же почти одинаковая?

@@user-vu6hn4ul2i бенчмарки тестируют проц при полной нагрузке, а значит на верхних частотах. Так что все-таки сравниваем в бенче 5.1и 3.8 МГц. В реальности разницы даже в 4 раза не будет. Я о чем. За 10 лет революции в процессорах так и не произошло как это нам впаривает Интел. А так ребята молодцы. Контент хороший.

Сплошная кукуруза теперь оргументы не для интелбоев 🤣🤣🤣

Вообще-то 3,4гг и 3,8

@@sandali6498 Если не шаришь не говори, потянешь за собой других людей!!! (я серьёзно)

@@sandali6498 разгоняется до 5.1, в то время как первый до 3.8.

Он забыл упомянуть что там 4 физических ядер а там 8. В 4 раза больше ядер в 4 раза больше производительность.

Интел лучше

@@Russkiy88 смотря в каком сегменте бюджета

AMD!!!!!

@@Russkiy88 AMD рвут Intel в бюджетном сегменте и самый у AMD продоваймый AMD Ryzen 3200 G .

big sog нет не рвут В давинчи как обсер у амд был так и остался

есть канал называется ZZanya, он рассказывает о всех нюансах дисплеев мониторов и телевизоров

такой видос у них вроде был

У Droider есть такой видос

Есть у них видео на эту тему. Там их несколько.

Да, спасибо, я нашёл видео о дисплеях в телевизорах, но не нашёл насчёт мониторов

Спасибо! Будет x86 против ARM. Там эту тему затрагиваем.

@sd555 Хай Интелбой

@sd555 Новый сокет схавал?

@sd555 Эту статистику случаем не твоя мамка написала? Небось окончила 3 класса церковно-приходской, раз в сумме 87% рынка)

@sd555 Интелбои только оскорблять и умеют?)

@sd555 Пластинка заела? Давай что-то новое.

Это у АМД спрашивать нужно. Ну, или, я тебе скажу: если это официальный новый кодек Ютуба, то у АМД его поддержка запланирована довольно широко (ваш копетан очевидность).

@sd555 речь о аппаратной поддержке кодека. Хотя, зачем я тебе отвечаю, бред и бред, хуле.

Боже. Зачем вы по-английски пишете, если не знаете английский язык?

@@vitalyvlasenko5495 вообще-то я знаю ( IELTS idp 7)

@@kadamboysultanmuratov2929 зачем тогда такие глупые ошибки допускаешь? Да, вижу, что грамматическую ошибку самую стрёмную ты уже скорректировал.

@@vitalyvlasenko5495 где ты видишь ошибки 😂

@@kadamboysultanmuratov2929, чувак, ты так реагируешь, как будто я тебе в душу плюнул. Мне безразлично, знаешь ты английский или нет. Я тебе могу указать ещё 2 ошибки, которые есть прямо сейчас, пока ты ещё сообщение не исправил снова. Но какой в этом смысл? Я не хочу тебя обижать. Я тоже не native, но очевидные ошибки режут глаз. Представь, что ты идёшь по коридору с незастёгнутой ширинкой. Я тебе на это указал. Ширинку ты застегнул, но я теперь для тебя враг на всю жизнь. А потом спрашиваешь, что ещё не так в твоём внешнем виде. Ты очень хорошо знаешь английский, живи дальше в своём выдуманном мире. Çiao!

Подробность по облочным хранилищям: они называются облачные хранилища.

немного неверно, штеуд может позволить купить блогера

Интел гэть!

@@Rhtcc_Dtcrtc товарищ проблема в использовании одной и той же архитектуры(2015 года) с пришиванием по два ядра в год и как итог огромное потребление, температуры и сейчас новую фишку придумали как второй Power Limit при Power Draw под 300W, ну как это понимать скажите мне? AMD не использует такое и Power Draw большой существует только при включенном PBO, а в остальном процессор экономичен при большем количестве ядер, а так же производительности 10400 и 9400 и не универсальные процы и не смогут выйти за свой PL и строго ограничены тактовой частотой, а у 3600 легко включается PBO и это уже другой процессор 10700F уже более менее в сравнении 3700x, но там уже виднеется Ryzen 9 3900 за 30к

@@Rhtcc_Dtcrtc Интел мать меняют каждое поколение без причины и занимаются хуйнёй например когда вышли кофе Лейк они пол года где-то мамки только на z выпускали или то как они обосралась с i7 6700 ну такое

@@Rhtcc_Dtcrtc я выше сказал проблему тянущегося скайлейка, а именно повышение потребления(Power Draw +200W) из за постоянного прикручивания ядер в год, а сейчас процессоры зарезают PL1 и PL2 что бы врм часть платы не пожелтела от перегрева 10900 не разгоняем, множитель заблокирован, а по шине вы максимум поднимите несколько мегагерц 10900 при 65W(Typical TDP), а точнее стандарт устарел для наших дней, а именно этот теплопакет типичен для бытовых задач, но чуть больше нагрузки он выпрыгивает за него легко Вы сами замеряли из розетки? что бы проводить такой анализ 3600 у есть PBO, погуглите что такое для ясности